封裝基板出廠100歐姆，測試85歐姆？
發布時間：2022-12-07 17:43
作者：一博科技高速先生成員 陳亮
封裝基板（Package Substrate）是半導體芯片的載體。為芯片提供連接、保護、支撐、散熱、組裝等功效，以實現多引腳化，縮小產品體積、改善電性能及散熱性、多芯片模塊化等。我們生活中看到的芯片基本都是已經裝載在封裝基板上了，且基本都有外殼保護，只有一小部分會使用chip on board工藝直接實裝在PCB板上。
可能有小伙伴就要問了，我是做設計或者仿真的，有必要知道芯片用什么封裝外殼嗎？對此我只想說：‘肥腸’有必要哇！
不光你不信，雷豹也不信。
測試@來福：雷豹，芯片上走在表層的100歐姆高速信號，只有85歐姆，你個撲街是不是設計錯了？
設計@雷豹：表層高速信號都檢查過，都是100歐姆莫問題啊，是不是常威那個撲街加工錯了？
板廠@常威：靚仔，飯可以亂吃，話不能亂講，要用事實說話，我這邊阻抗測試是很好的喔，你們不信就測試下備份的光板。
測試@來福：光板表層阻抗真的是100歐姆，封裝之后怎么就只有85歐姆了，我們去找包龍星問問。
仿真@包龍星：芯片使用了樹脂填充0.5MM的外殼，封裝基板表層的微帶線的狀態發生改變，應該用嵌入式微帶線模型引入外殼材料參數計算阻抗，不同的外殼材料和外殼結構會不同程度的影響傳輸線的性能。不提前考慮外殼對阻抗的影響，封裝填充之后阻抗惡化也不意外。
外殼的影響大致可以分以下三大類。
（1）：GPU芯片、移動端的CPU等無外殼保護芯片，表層微帶線阻抗不會有影響。
（2）：保護DIE或金線的樹脂外殼，應用十分廣泛，大致模擬樹脂填充的wost case情況是相比無外殼狀態差分阻抗降低15歐姆左右。
（3）：保護DIE或金線并兼具散熱的金屬外殼。常見于桌面級、服務器級CPU芯片以及FPGA芯片等散熱要求較高的芯片。大致模擬常規形制的金屬外殼。wost case情況是相比無外殼狀態差分阻抗降低2歐姆左右。
所以在設計和制板階段就要考慮封裝外殼對表層信號的影響：
1、根據填充材料屬性和填充結構，提前模擬填充后的走線阻抗，獲取外殼對阻抗的影響，設計和制板均需要加上這個影響，只有這樣在芯片焊接和填充外殼之后的阻抗才會達到預期值。
2、使用金屬外殼需要注意外殼粘接位置不要配置信號。如果是內置RF模塊的芯片或者SIP不建議使用金屬外殼。
