高速串行
仿真對象
PCIE5、SATA、SAS、SFP28、10GBase-KR、100GBase-KR4、56G/112G/224G PAM4等高速串行信號
仿真難點
阻抗失配，損耗過大、ISI嚴(yán)重
仿真流程
層疊設(shè)計
根據(jù)實際情況規(guī)劃層疊，綜合考慮半固化片/芯板的型號、厚度、含膠量、流膠率等，提供合理的阻抗控制、布線層/電源地平面規(guī)劃等建議。
板材選型
根據(jù)系統(tǒng)信號種類以及通道情況，合理選擇板材，保證信號質(zhì)量，降低生產(chǎn)成本。
基于S參數(shù)的無源通道評估
通過S參數(shù)判斷通道是否符合協(xié)議標(biāo)準(zhǔn)，對通道各細(xì)節(jié)進(jìn)行分析，保證系統(tǒng)性能。
基于Hspice/AMI模型的有源仿真
加上特定速率碼型進(jìn)行眼圖仿真
通過眼高眼寬標(biāo)準(zhǔn)進(jìn)行衡量