DDRx仿真
仿真難點
- 走線密度大，顆粒數量多，運行速率高、時序裕量小，驅動種類多
仿真目的
- 指導Layout布局布線
- 項目調試中出現問題，通過仿真定位問題并提出改進意見
- 測不到芯片內部的信號，通過仿真對比外部測試數據，模擬到芯片內部的真實情況
仿真內容
- 拓撲優化，ODT調節，驅動選擇，端接/串阻阻值調節，時序分析，針對所有信號線進行全通道仿真
仿真意義
- 指導Layout布局布線
- （LP）DDR3/4/5、GDDR6拓撲類型選擇
- 低功耗要求時，能否關掉ODT也能正常工作
- （LP）DDR3/4/5、GDDR6在高密度、降成本(如減層、用普通工藝)時的設計指導
- HDI設計時無完整參考平面或者無法很好等長時布線指導
仿真對象
DDR(LPDDR)3/4/5全通道仿真
某國產CPU芯片 DDR5-1拖10拓撲板載顆粒全通道仿真案例
某國產CPU-DDR5全通道仿真案例
設計經驗
一博科技每年15000款以上的設計經驗，鑄就了業內領先的DDR仿真技術
下圖為近年來熱門的AI人工智能的加速卡設計，高難度的設計和仿真幫助內外AI公司快速推出其產品
密集多通道LPDDR5算力卡，運行速率6400Mbps
仿真內容
信號質量仿真：
-仿真優化前后結果對比
信號時序仿真：
-各組信號時序關系對應
-時序窗口計算(建立/保持時間Margin)
